Xilinx System Generator — программный набор блоков для среды MATLAB/Simulink, предназначенный для моделирования цифровых систем сигналов и автоматической генерации описаний аппаратуры для FPGA семейства Xilinx. Продукт обеспечивает среду высокого уровня для проектирования алгоритмов цифровой обработки сигналов (DSP), позволяя инженерам создавать модели в Simulink с использованием специализированных блоков, соответствующих ресурсам и примитивам FPGA. System Generator интегрируется с инструментами синтеза и разработки логики Xilinx, обеспечивая корреляцию между поведенческой моделью и конечной аппаратной реализацией.
Исторически компонент возник как ответ на потребность ускорить перенос алгоритмов с прототипов на реальные аппаратные платформы, облегчая создание поточных архитектур и оптимизацию по ресурсам FPGA. Он поддерживает фиксированную арифметику, моделирование задержек, синхронизацию потоков данных и интерфейсы для интеграции с платформами аппаратного ввода-вывода. System Generator также предназначен для использования в образовательных и исследовательских задачах, где важна наглядность соответствия между моделью и аппаратной реализацией.
- Моделирование на уровне DSP: блоки для операций с фиксированной и плавающей точкой, фильтры, преобразования Фурье и арифметические примитивы, адаптированные под архитектуру FPGA.
- Генерация HDL/IP: автоматическая генерация VHDL или Verilog-кода и IP-ядер, совместимых с инструментами синтеза Xilinx.
- Потоковые и конвейерные архитектуры: средства проектирования потоков данных, управления задержками и конвейеризации для оптимизации пропускной способности и использования ресурсов.
- Интеграция с Simulink: работа в среде моделирования MATLAB/Simulink с возможностью проверки корректности алгоритма на уровне модельного поведения.
- Поддержка платформ и интерфейсов: блоки для взаимодействия с аппаратными платами, интерфейсами ввода-вывода и периферией, а также шаблоны для конкретных плат Xilinx.
- Настройка параметров реализации: управление разрядностью, локализацией арифметики, оптимизация использования DSP- и логических блоков FPGA.
- Верификация и тестирование: средства для моделирования входных и выходных потоков, сравнения поведенческого и синтезированного результатов, поддержка тестовых векторов.
- Автоматизация сборки: генерация скриптов и файлов проекта для последующей обработки в средах синтеза и реализации логики.
- Поддержка учебных и исследовательских задач: готовые блоки и примеры для быстрого прототипирования алгоритмов в области обработки сигналов и коммуникаций.